|
进入0.09微米时代——prescott处理器全面测试
更新日期:2004-03-10 文章更新:残剑
前言:

2月1日,intel官方正式发布了2004年第一批桌面处理器新品,当中最为引人瞩目的就是基于prescott内核构建的0.09微米新制程pentium4处理器了,也就是内核为prescott的第三代pentium4处理器,prescott正式名称已经确定为pentium 4e。
prescott pentium4处理器简介:

prescott核心的pentium 4e处理器,采用0.09微米工艺制造,采用800mhz前端总线,配备16k一级缓存和1mb二级缓存,支持sse-3指令集,另外还新增加13条新指令。第三代netbrust架构,更大的16kb l1和1mb l2 cache允许在每个时钟周期内传输更多的数据,这对于ht技术的帮助很明显,当两个线程同时运行在一颗处理器上需要更多的缓存空间。另外intel还改进了prescott的分支预测单元,指令调度和整数执行核心,以适应增加的管线长度(pipeline stages)。
prescott 31级管线,冲击5g!

基于0.13微米制造工艺的northwood核心的pentium 4处理器理论上的最高极限频率大约在3.6-3.8ghz之间。成为制约northwood的主要因素,intel在新一代pentium 4处理器上仍然延长了管线,相对northwood采用的20级来说,intel又把prescott管线加长了11级,达到了前所未有的31级管线,加上0.09微米工艺的应用,这一切都为prescott尽快冲上5ghz的频率打下了基础。
但是管线过长也不见得是件好事,首先,长流水线的优势必须在达到一定频率后才能够体现出来,在目前3g左右的频率没有多大意义。intel在推出长流水线处理器的初期,由于市场因素,不可能马上推出较高频率的新处理器,所以31级管线的威力要等4g以后在能施展出来。
0.09微米制造工艺的诱惑:
0.09微米制造工艺是大家最关心的问题,在intel公布的0.09微米工艺细节中,有一项名为“硅拉伸”(strained silicon)的技术。其实这项技术的原理其实很简单:通过拉伸硅片,硅原子间的距离增大,电流经过时其阻力必然比原来更小,即让晶体管在“开”的状态下将允许更多电子经过。采用硅拉伸技术后,晶体管的电流量比原来增大了10%至20%,这有助于微处理器性能的提高。

图上方是晶体管显微照片,下面两个小图则通过对比突出了硅拉伸技术带来的好处:下面右侧小图显示出硅原子被“拉”开后,减少了对电流的阻力。
prescott使用7层带有low-k绝缘层的low-k铜连接,使用了新的carbon-doped oxide(cdo)绝缘体材料,减少了线到线之间的电容,允许提高芯片中的信号速度和减少功率消耗。
prescott新增指令详解:
新增加的13条sse3指令集在144条多媒体指令的基础上增强超线程同步指令、视频编码指令、以及浮点和复数运算增强指令。新的指令包括:fisttp、addsubps、addsubpd、movsldup、movshdup、movddup、lddqu、haddps、hsubps、haddpd、hsubpd、monitormwait。
| 指令 |
具体描述
|
| 寄存器横向操作
|
| haddsp |
sse寄存器横向加法操作
|
| hsubps |
sse寄存器横向减法操作 |
| haddpd |
对存储在同一sse2寄存器中的两数求和 |
| hsubpd |
将不同的两数存储在同一sse2寄存器中 |
| 数据读入命令 |
| movshdup |
通过只复制第二和第四32bit数据,并将之读入接收寄存器。 |
| movsldup |
通过只复制第一和第三32bit数据,并将之读入接收寄存器。 |
| movddup |
通过双倍复制原始寄存器中上半数据,并将之读入接收寄存器。 |
| 自动或手动优化 |
| addsubps |
(x1,y1,z1,w1) *
(x2,y2,z2,w2) = (x1-x2,y1+y1,z1-z2,w1+w2) |
| addsubpd |
(x1, y1) * (x2, y2) =
(x1-x2, y1+y2) |
| 复数化简操作 |
| lddqu |
优化读入奇数数据 |
| 数据转换 |
| fisttp |
新的x87指令。转换协处理器堆栈内包含的整数类型 |
| 超线程技术支持改进 |
| monitor/mwait |
处理器跟踪写入指定内存部分,并激活休眠数据流 |
next>>prescott工程样品介绍与软件识别
|